高性能な電子機器のVLSI設計に更なる高速化技術が求められている．本論文は，既存の配線設計をより最短化する新配線法MANGIRO ( Maze and Global Interconnection Router ) による信号伝搬時間短縮を提案するものである．MANGIROは，クリティカルパス上の信号(特定ネット)を再配線により短縮するもので，1)冗長配線の最短経路の推定と，2)最短経路に冗長幅Rdを持たせた配線領域Rの生成，および3)同R内で迷路配線法による再配線により，最短化を目指す．
　実験では，回路全ネットの最大長のネット5%程度に適用し，MANGIROの配線長と元の配線長を比較した．その結果，配線長を3から14%短くすることができ配線遅延改善の効果が期待できることが判明した．

キーワード：ECO，概略配線，迷路配線