本研究では、簡易的な論理合成法で並列化を行うことにより高速な論理合成手法を確立する。対象とする回路を取り出し、その入力と出力から真理値表を作成し簡易的な方法で論理合成を行い、さらに共通な構造を持つ回路を共有する。本合成法をもとに並列処理を行うことにより、高速に大規模回路全体の合成の高速化を図った。逐次処理に比べ、4並列では最大3.9倍（平均で3.5倍）、また、8並列では最大7.7倍（平均6.0倍）の高速化率を得た。