Technical Reports on Information and
Computer Science from Kochi
Vol. 2 (2010), No. 2
暗号化アルゴリズムAESのFPGA化による性能評価
坂本 丈昌1,
松永 惇弥2,
村岡 道明3
1. 高知大学理学部数理情報科学科
2. 高知大学大学院総合人間自然科学研究科
3. 高知大学自然科学系理学部門情報科学教室
要旨
本研究では，暗号化アルゴリズムAESのソフトウェアアルゴリズムをFPGAに実装する際のハードウェアアルゴリズムの提案およびハードウェア化の課題を明確にして解決方法を示した．また，FPGAを使用したハードウェアの実装方法を提示し，その性能についても評価を行った結果，ARMプロセッサ上のソフトウェアと比較すると約160倍の性能向上を達成できる見通しを得た．
(2010年3月14日 受付)
全文(PDF) 61319 bytes