半導体製造プロセスの微細化で VLSI レイアウト設計後のタイミング エラーが多発し，VLSI 設計フローの部分修正（ECO）が不可欠である． しかし，どの設計段階で ECO するかが経験に依存しており，最適化 されていない．もしエラー量をαとして，配置 ECO の改善がαより大き いなら配置 ECO が最も効率よいことがわかる．もし，αより小さければ 「論理 ECO」まで戻ればよい．配線 ECO の改善量がわかれば，ECO 適用 を最適化できる． 　本論文で我々は，ランダム配置を使った高速な配置 ECO の改善量推定 法を提案する．評価実験によれば，提案手法により高精度で配置 ECO 改善量 が推定できることがわかり，ECO 最適化の基本的な技術が確立された．