本研究では、C言語で記述された論理シミュレーションのプログラムをハードウェア記述言語に書き直しハードウェア化を行い、高速化を図った。そのハードウェア・アルゴリズムのさらなる高速化方法として、論理演算部のパイプライン化、および、並列化などを行った。今回提案したハードウェア・アルゴリズムをFPGAに実装し、パイプライン化および並列化による高速化率を評価した。また、商用論理シミュレータとの性能比較を行なった結果、論理演算部を50並列化し200MHzで動作した場合、約6倍高速化する見通しが得られた。